

实验六 可编程数字逻辑设计 1

预习报告

实验内容

一、模 60 计数器

- 1、观察并记录实验箱上的 FPGA 型号，新建一个 Project，器件选用实验箱上的 FPGA；
- 2、新建一个原理图文件，用“74161”器件设计一个模 10 同步计数器，并用功能仿真进行验证；
- 3、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 10 计数器封装成元件。
- 4、新建一个原理图文件，用“74161”器件设计一个模 6 同步计数器，并用功能仿真进行验证；
- 5、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 6 计数器封装成元件。
- 6、新建一个原理图文件，调用前面完成的模 6 和模 10 计数器实现一个模 60 同步计数器，并用功能仿真进行验证，用“Tools”→“Netlist Viewers”→“RTL Viewer”查看电路综合结果；
- 7、分配管脚并适配编译，用“Tools”→“Netlist Viewers”→“Technology Map Viewer”查看电路 Map 结果；用“Tools”→“Chip Planner”查看器件适配结果；并用时序仿真进行验证；
- 8、将模 60 计数器下载到实验箱，连接时钟进行实物验证。

实验设计方案

设计一个模 10 同步计数器

用“74161”器件设计一个模 10 同步计数器，设计 1 个输入信号时钟端 CLK；5 个输出信号，分别为 D, C, B, A 和一个 LOAD 信号。原理图如下。




图 1 模 10 计数器原理图

设置结束时间为 $1\mu s$ ，时钟信号周期为 $20.0ns$ ，使能端设置为高电平，用功能仿真得到输出信号如下。





图 2 功能仿真波形图

将模 10 计数器封装为元件，如右图所示。



设计一个模 6 同步计数器

用“74161”器件设计一个模 6 同步计数器，设计 1 个输入信号时钟端 CLK；5 个输出信号，分别为 D, C, B, A 4 个状态和 1 个 LOAD 信号。原理图如下。




图 3 模 6 计数器原理

设置结束时间为 $1\mu\text{s}$ ，时钟信号周期为 20.0ns ，使能端和置数端设置为高电平，用功能仿真得到输出信号如下。





图 4 功能仿真波形图

将模 6 计数器封装为元件，如右图所示。



设计一个模 60 同步计数器

用封装好的模 10 计数器和模 6 计数器设计一个模 60 同步计数器，设计 1 个输入信号，为时钟端 CLK；9 个输出信号，分别为 D1, C1, B1, A1, D0, C0, B0, A0 8 个状态和 1 个 C0 进位信号。原理图如下。




图 5 模 60 计数器原理

设置结束时间为 $1\mu\text{s}$ ，时钟信号周期为 20.0ns ，用功能仿真得到输出信号如下。




图 6 功能仿真波形图

管脚分配

为输入和输出信号分配管脚






图 7 管脚分配图

RTL 视图







图 8 RTL 视图

Technology Map 视图






图 9 Technology Map 视图